抗混叠滤波器对ECT系统性能的影响

马 敏，张曙旻

(中国民航大学 电子信息与自动化学院，天津 300000)

滤波器是一种从被噪声畸变或污染了的信号中提取有用原始信号的电路，根据其选频功能可分为低通、高通、带通、带阻及全通滤波器，在通信、信号处理、仪器仪表和自动控制等领域有着广泛的应用，其设计任务是根据给定的截止频率、通带增益、品质因数等性能指标选定电路拓扑、滤波特性并确定元器件参数[1-5]。

电容层析成像(ECT，electrical capacitance tomography technology)是一种可视化成像技术，可用于各种工业过程中的参数测量和过程监测，包括气力输送、输油管道及硫化床等。与其他过程成像技术(如X光、光学和超声波)相比，ECT具有速度快、无辐射、无创、成本低、对恶劣环境适应性好等优点。电容层析成像的基本原理是根据测量传感器内部不同的介电分布测量电极对之间的电容变化，然后实时重建截面图像，以反映感兴趣区域的浓度和介电常数分布。

近年来，ECT系统在工业过程中已经得到广泛应用，曼彻斯特大学田文斌等提出了一种新的ECT传感器结构，实现了传感器内径在一定范围内的可调，从而改变了传感器的电极间隙比，这种新结构可以使ECT传感器适应被测物体直径的变化[6]。利兹大学李小徐等设计和构建了定制的双平面 ECT 传感器，用于研究流化床内的流体流动过程[7]。天津大学杨程义等做了基于FPGA的ECT数据采集系统，开发了C++层析成像软件，实现了高速实时数据采集和通信、可视化过程参数计算，实测采集速率745 fps[8]。俄亥俄州立大学的Warsito等开发了一种改进的动态神经网络图像重建算法[9]。英国诺里奇研究所的研究人员也对ECT的成像方法做了描述[10]。北京航空航天大学曹章等提出了并行的ECT测量系统，可以同时测量激励电极和其他所有测量电极间的电容值，并用于捕捉火焰的动态过程[11]。天津大学崔自强等使用具有冗余电极对的差分电容传感器来消除固定的杂散电容，平均提升10.8 db的信噪比[12]。王化祥等设计了一套基于数字采集方法的ECT系统，使用相敏解调和持零开关策略，提高了数据采集速度[13]，北京航空航天大学的徐立军和周海立等设计了一套基于数字开关解调的电容层析成像系统，不需要参考信号，也无需乘法，简化了系统设计[14]，巴斯大学的Ye与Soleimani等开发了一套基于平面阵列的ECT系统[15]，北京航空航天大学曹章等结合数字递归解调测量模式，具有较高的时间分辨率[16]。

ECT技术的关键是微小电容检测技术[17]。曼彻斯特大学杨五强教授研制的 AC桥电容检测电路, 其分辨率达 0.1 fF,有效地消除了杂散电容影响[18]。

在ECT测量电路中，滤波器的时延是ECT系统数据采集速率的主要限制之一，对于某些需要较高成像速度的应用场景，例如航空航天领域对高速性、灵活性的要求。滤波器的时延是影响数据采集速率的重要因素。因此，有必要为电容层析成像系统的滤波器的动态响应进行分析，以便为ECT系统设计合适的滤波器，以减小系统的时延。

要对电容层析成像进行图像重建，要通过电容传感器测量边界电压和电容[19]。传感器通常安装在管道外壁，不会与内部的流体直接接触，因此不会对内部的流体造成影响，而且也能减少对电极面的磨损和腐蚀，能延长传感器的使用寿命[20]。

典型的测量电路如图1所示。采用FPGA的直接数字合成(DDS，direct digital synthesizer)信号发生器产生正弦波激励信号，它的幅度、频率和相位可编程。正弦波激励信号频率为10 kHz，通过激励测量切换电路施加到测量电级上。通过电极间电容的电流通过激励测量切换电路经程控放大(PGA，programmable gain amplifier)，将来自相邻电极对的信号和来自所有其他电极对的信号放大不同的倍数。杂散电容对测量电路中的电容测量没有影响。采用低通滤波器进行抗混叠滤波，并通过AD转换，使用FPGA进行相敏解调，测量数据通过成像算法实现图像重建。

图1 系统结构图

当考虑运放的非理想特性(有限开环增益a、有限输入阻抗ri、非零输出阻抗ro)时，图2中的等效电路如图3所示。拉普拉斯形式的方程可以写成：

(1)

U-(s)=Uo(s)

(2)

(3)

(4)

当ri→∞，ro→0时

H(s)≈

(5)

H(jw)=

(6)

截止角频率ω0和共振因子分别为：

(7)

(8)

当a→∞时，运算放大器的开环增益可以近似表示为:

(7)

(8)

(9)

由上式可以看出，LPF的幅频响应由其截止角频率ω0和谐振因子Q决定，并且受运放非理想特性的影响。当单位阶跃作为输入时，

Ui(s)=1/s

(10)

输出为：

(11)

它可以分解为：

(12)

其中:s1和s2是传递函数H(s)的两个根。

它可以分解为:

(13)

通过拉普拉斯逆变换，可以在时域内得到输出电压uo(t):

uo(t)=1-u1(t)+u2(t),t≥0

(14)

其中:

(15)

(16)

图2 二阶LPF

图3 二阶LPF的等效电路

由公式(15)和(16)可以看出，LPF的阶跃响应由其截止角频率ω0和谐振因子Q决定，由(15)计算的滤波器单位阶跃响应在ω0为100 kHz和Q分别为0.5、0.6、0.707和1.0时如图4所示。显然，在截止角频率相同的情况下，谐振系数对瞬态过程有较大影响。

图4 二阶LPF的阶跃响应

采用MULTISIM 14软件模拟了谐振因子、滤波器阶数和其它元件参数对LPF瞬态过程和时延的影响，优化了滤波器的设计。

3.1 谐振因子的影响

当选择了LPF的类型时，其截止角频率ω0将由电阻和电容决定。理论上，谐振因子Q是影响滤波器动态响应的唯一变量。如果使用如图2所示的二阶LPF在500 kHz时提供54 dB(即1/500)的衰减，并且当输入电压是5 Vp-p的正弦波时，可以确定电容C并且参数m可以变为1以简化电路。因此，Q将随另一个参数n而改变，并且还应改变电阻R以调整截止角频率ω0以满足衰减。

对一个瞬态过程进行了模拟，以确定滤波器在以下条件下的阶跃响应：

1)输入信号是单位阶跃信号;

2)运算放大器(μA741)的GBP为2 MHz;

3)转换率为0.5 Vus-1；

4)输入电阻为2 MΩ；

5)输出电阻为75 Ω；

6)m=1；

7)C=100 pF。

根据误差为1%的准则计算时间延迟t。结果如表1所示，其中LPF 的谐振系数Q从0.5变为1.0。由表1可以看出，当谐振因子Q接近0.6时，二阶LPF的时延达到最小。仿真结果表明，当其它参数如ω0、m、C和运放类型发生变化时，可以得出相同的结论。这也可以在图4中看到。

表1 时延随谐振因数的变化

3.2 器件参数的影响

理论上，LPF的动态响应仅由其截止角频率ω0和谐振系数Q决定，然而，在实际应用中，动态响应可能会受到其他参数的影响，例如运放的非理想特性(即有限和频率相关增益，有限输入阻抗和非零输出阻抗)。

使用4种不同的运算放大器来构建图2所示的二阶滤波器：1)通用运算放大器μA741;2)超低偏置电压运算放大器OP07;3)低噪声、精密运算放大器OP27;4)高速运算放大器LM6364;5)宽电压输入范围运算放大器AD817。与前面的例子类似，滤波器被设计成在500 kHz时提供54 db的衰减。表2比较了4个运算放大器的主要特性。

表2 5种不同运放的特性

表3 时延随其他参数的变化

使用LM6364搭建的滤波器产生高频振荡，其振幅约为0.7 V，即使在输入接地时，频率也为100 MHz。高频振荡的振幅和频率随电容C的变化而变化。因此，LM6364不能用于构建如图2所示的滤波器。其他4个滤波器的设计值分别为Q=0.6和m=1。表3比较了不同电容C下的结果。因为所有这些滤波器都设计为提供500 kHz，54 dB的相同衰减，所以即使电容保持不变，也应改变不同运放的电阻。

从表3可以看出，使用OP07和C=100 pf的情况下，最短延时为26 μs。由于OP07在这些运算放大器中具有最窄的GBP和最慢的转换速率，因此在高频下呈现最大衰减。因此，可以将较小的电阻与OP07一起使用，以实现相同的衰减。当使用低GBP和低转换率的运算放大器时，随着电容的增加，时间延迟将急剧增加。然而，如果电容减小，则应使用更大的电阻来满足设计的截止频率。由于运放的输入偏置电流，运放输入端的大电阻将导致输出偏置电压的显著增加。因此，电容值不能太小，在100到1 000 pF之间比较合适。

3.3 滤波器阶数的影响

当LPF的谐振因子Q固定时，其时延由截止角频率ω0决定。高阶的低通滤波器会产生更大的衰减率。因此，更高的截止角频率可以实现相同的衰减，从而拥有更短的时间延迟。模拟了6个不同阶数p和不同谐振因子Q的LPF，在500 kHz时，使用运放OP27设置参数m=1，衰减率为54 db。由于四阶低通滤波器可以由两个二阶低通滤波器级联而成，当滤波器的输入电阻较大时，它可能会产生显著的输出偏置电压。因此，采用较大的电容来降低电阻。各阶次、时延等参数比较见表4。

表4 时延随阶数的变化

从表4可以看出，与二阶低通滤波器相比，四阶低通滤波器具有较高的截止角频率和较小的延时。与二阶LPF不同，当谐振因子Q为0.5时，四阶LPF的时延最短，为22.4 μs。因此设计如图5所示的实验电路。

图5 实验电路

4.1 差分式电容传感器及电路

差分电容传感器的测量电极一般是由铜箔构成，成对的布置在待测场域周围，其尺寸可以根据待测场域的需要调节，通常是偶数个。测量电极通常安装在待测场域外部进行无损检测，所以不会直接与被测物质相接触，因此不会对内部的物质造成影响。而且电极片只会被空气氧化，不会被腐蚀，寿命也比较长。传感器模型如图6所示。

图6 传感器模型图

通常由屏蔽罩、差分电极、测量电极、管道壁、管道介质及成像区域组成。图7所示为带差动电极的传感器示意图。测量电极Em1和Em2之间的电容Cm与差动电极Ed1和Ed2之间的电容Cd不同，但可以通过调整Cd来平衡。在电极Em1和Em2上分别施加1 V和-1 V的电压，流经电极Em2和Ed2的电流极性相反。将电极Em2和Ed2连接到C/V调理电路中，电流加到运算放大器的反相输入端，并转换为电压信号，其幅度与(Cm-Cd)的值成正比。由于Em2和Ed2都保持在虚地状态，所以电极Em2和Ed2之间实际上没有电位差，没有电流流过Cw2。同时，电容器Cw1不通过电容器Cm和Cd产生任何电流。Cp1和Cp2对电路的输出信号没有影响。

图7 差分电极

(17)

其中:w是激励信号的角频率，Rf和Cf是反馈电阻。当1/jwCf>>Rf时，式(17)化为:

Vo(t)=-jw(Cm-Cd)RfVi(t)

(18)

该输出信号经过C/V信号调理之后，再经程控放大和抗混叠滤波，并由高速A/D采样，转换成数字信号准备下一步的解调处理。

4.2 开关通道选择电路

每个电极被设置为具有3种性态，一为激励，一为测量，如果不为这两种性态，则位于高阻态。其中只有一个电极处于激励性态，其他的电极只能在同一时间处于测量性态。电极片各种状态的切换受CMOS数字开关控制，但是CMOS器件的频繁动作势必会导致电路不断处于瞬态，此时电路不稳定，同时CMOS开关还会引入耦合电容，并且耦合电容将会远远大于待测的电容值。因此，设计如图9所示的开关电路。

当开关S3、S4打开，开关S1、S2闭合时，激励信号作用于电极片，电极处于激励状态；
当开关S1、S2打开，开关S3、S4闭合时，电极直接接入C/V测量电路，进入测量性态。

此时，开关引入的耦合电容通过S3与地相连，所以耦合电容对测量结果干扰较小。如果既不采用激励状态，也不采用测量状态，则电极必须处于高阻状态。如果S3闭合，而S1、S2、S4打开，则电极既不与激励信号连接，也不与测量电路连接。

此时，电极信号电平无法分辨，电极处于高阻抗状态。

图8 差分电极C/V电路和测量电极C/V电路

平台采用内部有4个开关的CMOS开关芯片，这样可以大大减少PCB布线的难度，此开关芯片内部有两个常开两个常闭的开关，只需要通过简单的数字逻辑信号0/1的转换即可切换开关的运行状态，因为测量平台需要频繁进行开关操作，并且需要开关通断时耦合电容小，开关速度快，此芯片最大开通电阻仅为35 Ω，最快开通时间仅为175 ns，最大输入电流仅为0.5 μA，关断时的耦合电容仅为9 pF，支持单电源供电，所以选择DG413作为开关芯片。

每一个C/V转换电路都单独对应着一个电极板，由图10可知，一个电极的测量状态、激励状态、高阻态分别由两个开关信号来控制，控制信号SW101、SW102分别与内部开关S1、S2相对应。此时，当把控制信号SW101、SW102分别设置为00、11就可以使电极处于激励、测量状态。由于采用了12电极的系统，每一块通道板布置了4个C/V电路，故需要采用了三块测量板，所以，每一块测量板都需要至少8个控制信号，这对FPGA的IO口数量要求较高，为了节省资源，将测量板测量通道设置为轮流选通，即先选中三块测量板中的一块，然后发送控制信号，控制信号通过锁存器后将会成为同时钟域信号，有利于消除毛刺同时将信号保持，当前测量板完成测量后再选通另外两块测量板，如此循环往复。

4.3 激励信号生成电路

硬件平台使用正弦波交流电压信号作为激励施加到待测电极上，为了能使A/D的量程得到充分利用以及适用于不同种类介质的测量，要求正弦波信号的幅值和频率可以调节，正弦波激励信号频率越高，平台采集和响应速度越快，但相应的，数据处理也会越复杂，甚至有用信号完全淹没在噪声中，因此，一般采用1 K以上的激励频率。本平台使用FPGA编程产生正弦波的数字量，通过D/A转化为模拟的、离散的正弦波，再通过重建滤波器产生连续的正弦波激励，此方法产生的正弦波频率、幅值可编程，具有电路简单、成本低、抗杂散能力强等优点。

FPGA产生的激励信号信号频率的动态浮动较大，要求D/A芯片具有较高的无杂散动态范围，激励频率高，要求转换芯片由较高的工作时钟，此D/A芯片无杂散动态范围可达83 db，最高工作时钟125 MHz，如果激励频率为100 kHz，可以输出1 250个点的正弦波。

图9 T型开关电路

图10 开关选通电路原理图

正弦波数据通过12位IO口连接到D/A芯片，在时钟上升沿来临时，D/A芯片的两个输出IOUTA和IOUTB将会产生幅值相等，相位相差180°的模拟正弦信号。产生的互补电流输出为:

IOUTA=(DACCODE/16384)*IOUTFS

(19)

IOUTB=(16383-DACCODE)/16384*IOUTFS

(20)

图12 C/V转换电路原理图

其中:DACCODE代表D/A转换器编码，IOUTFS=32*IREF，IREF由电阻决定。D/A转换电路如图11所示。

图11 D/A电路原理图

4.4 C/V信号调理电路设计

由于ECT图像重建对于数据的精度要求高，本文中使用非常经典的交流激励C/V信号调理电路，为了保证采集数据的精度，采用内部由两路放大器的集成运放，一路作为信号调理，一路作为单位增益放大，可以提高信号的抗干扰能力，提升信噪比，同时噪声信号也不会被放大太多导致有用信号完全淹没。电路设计如图12所示。

利用回路电流法分析C/V电路的输出：

(21)

U-=U+=0

(22)

联立(21)和(22)式，可得:

(23)

当反馈电容的模|1/(jwCf)|远远小于反馈电阻Rf时，|jwCfRf|>>1，电路的输出电压可以表示为:

(24)

C/V信号调理电路后连接的是同相比例放大电路，为单位增益，所以总的电路输出为:

(25)

4.5 程控放大电路设计

由于电容传感器测得的电容值动态范围比较大，能够相差几倍到几百倍，由于测量得到的结果比较小，此信号是没办法直接处理的，所以对信号的可控放大显得尤为重要。但是放大多少也需要仔细的考虑，因为电路的测量结果中存在大量噪声，放大的同时这些噪声也会得到同比例的放大。当电路测量值比较大时，如果此时仍然采用微弱信号的放大倍数，可能会超出电路的量程范围；
因此，为了适应电路的量程，充分识别信号的大小，要选择可变增益的放大电路。这样也会有利于后续的图像重建。本设计采用THS7001是高速可编程放大电路，适合负载阻抗经常变化的应用场景。

此芯片具有高带宽，宽电压输入范围，信号放大能力强，通过3个逻辑控制引脚即可实现0到10 db的放大，基本可以满足测量的要求。

图13 程控放大原理图

4.6 数字正交解调

数字正交解调是一种基于匹配滤波原理的数字正交解调方法，是ECT系统中应用最广泛的数字解调方法。数字正交解调的功能框图如图14所示。首先，使用模数(A /D)转换器对信号进行采样，将离散信号输入到两个乘累加器(MAC)中，即MAC1和MAC2。同时，直接数字合成(DDS)产生的两个正交参考信号sin(ωk)和cos(ωk)也分别输入到两个MAC中。然后分别从MAC1和MAC2输出解调信号的实部和虚部。最后，利用坐标旋转数字计算机(CORDIC)的知识产权核计算幅值和相位信息。

图14 正交解调FPGA实现示意图

数字正交解调的原理可以表示为：

(26)

分别与参考信号做乘累加运算可得：

(27)

(28)

(29)

其中:R和I分别为正弦信号解调结果的实部和虚部。

5.1 滤波器实时性实验

建立如图5所示的四阶LPF，它由两个二阶LPF级联，具有相同的截止角频率1 MHz和相同的谐振系数0.5。用直流5 V阶跃电压输入对电路进行测试，并用数字示波器记录阶跃响应，结果表明，系统的时延为24 μs，与仿真结果基本一致。当施加530 kHz和5 Vp-p的正弦波时，输出电压为13 mVp-p，衰减51.7 dB。

对于实际的N电极电容层析成像系统，数据采集时间t可以估计为：

(17)

其中:m是测量数，tset是电容传感器的设置时间，包括滤波器的响应时间，tmux是多路选择器、DAC、PGA等的设置时间，tconv是ADC的转换时间。

先前设计的二阶低通滤波器基于uA741，截止角频率为103 kHz，谐振系数为0.6，延时为78 μs，优化的四阶低通滤波器基于OP27，截止角频率为1 000.7 kHz，谐振系数为0.5，延时为24 s，tMUX=2 μs，tconv=1 μs，因此，采用两种不同LPF的十六电极ECT系统的数据采集时间分别为1.53 ms和0.72 ms。数据传输时间估计为0.28 ms。因此，总数据采集时间分别为1.81 ms和1 ms，十二电极系统的数据采集速率从552帧/s提升到1 000帧/s。对两种测量电路的噪声进行了统计分析，改进前，噪声的均方根值为0.023%，信噪比为72.8 dB，改进后，噪声均方根值为0.021%，信噪比73.6 dB。

图15 阶跃响应的实验结果

在ECT测量平台中，有一个影响采集实时性的关键问题，就是电路开关在不断的切换过程中引起的瞬态过程，例如滤波器响应时间如图15所示。此问题在ECT平台中广泛存在。因此在设计和测试平台时，不能忽视电路瞬态带来的影响。ECT数据采集平台工作中，模拟滤波器耗费时间较多。可以通过降低系统精度来从而在一定程度上提高系统的实时性，但这并不可取，势必会加剧图像重建逆问题的病态性，导致重建图像质量的下降。因此，通过改进程序，不在检测信号的过零位置，而是在信号变化之后，大约一个时钟周期，开始开关切换操作，此时令激励信号为零，这段时间就称之为“持零”时间。此时FPGA产生的是间歇式的正弦波，此时的测量信号还在变化当中，并不是我们想要的平稳状态下的测量值，利用这段时间进行电路切换避过打开关造成的电路瞬态，而且无需等待，提高了测量平台的工作效率。

图17 差分激励信号和示波器显示

图18 电路板PCB图

时序控制如图16所示，首先FPGA产生了两个连续的同步SyncOut脉冲。第一个脉冲用于计数器和寄存器的复位。第二个脉冲产生时间触发信号Time Trigger，开始设置寄存器。WGOn信号表明DDS已经准备好需要的波形，SourceData的信号为11.25 kHz时的正弦波。从正弦波第二周期开始，波形的每个周期都产生Phase0信号。第一个Phase0信号产生ProjectionStart信号，提示正确设置所有模拟开关。实际的数据采集被Phase0信号延迟，以提供足够的时间来稳定。用单频完成第一次采集，用混合频率波形开始第二次采集。ADC在获取timeflag信号期间获取电压数据，数据采集完成后，产生ResultOn信号，启动相敏解调。ResultOk代表相敏解调完成。NewResultOn和NewRsultOK代表流水线操作。FIFOLength代表在FIFO中存储的解调数据的大小。

5.2 信号源实验

ECT测量需要外加激励信号，一般采用正弦波信号作为激励信号源。FPGA内部资源即可实现差分激励波形，MODELSIM时序仿真和示波器采集到的激励波形如图17所示。两个激励信号相位相差180度、幅值时刻相等。需要注意的是，FPGA的控制字更新速度需要慢于外设的数模转换速度，如果FPGA转换速度过快，器件响应跟不上，就会造成波形失真、断点和不平滑。通过调节参考电压，可以使得输出激励信号的幅值在1 V至20 V之间可调，可以灵活控制激励电压的强度，从而在一定程度上充分利用模数转换器的模拟输入量程，以使得平台达到最佳工作状态。

图16 持零开关的实验过程

5.3 信号完整性实验

电路板如图18所示，对电路板进行板级测试，由于电路板中有铺铜，测量的物理量也是电容值，在电路的各种转换中存在不断的充放电，等效为引入了电容影响测量结果。同时，电路板有打孔，使得信号正向通道和反向通道并不能完全一致，这将会导致信号回路阻抗发生变化，引起失真。

所以在改进PCB时需要注意以下几个方面，激励信号输出端到测量信号的整个回路上不能铺地。若使用的是多层板，也需注意电源层和地层不能铺在该回路下面。若需要走线，需采用单线，不能大面积铺铜。屏蔽线的接地端与系统地要采取单点连通的方式。信号采集电路的各信号线之间要尽量远离，特别是激励信号线和测量信号线。晶振应尽量靠近CPU，整个晶振回路所包含的面积应尽量小，即两条信号线要紧挨着布。所有元件，应尽量摆放在同一面。电阻电容尽量按相同的方向摆放整齐。电源线需要粗些，按1 A电流1 mm的线宽来走线。尽量将各种通信线路设置为全双工模式，即一根数据线既能接收数据又能发送数据，虽然会降低一些运行速度，但对减少PCB的互联有很大帮助。FPGA的高管脚数和高管脚密度以及特殊封装可能会造成焊接困难，可以在制板时就让厂家用贴片机贴好并焊接完成然后再自行焊接连接到板上的其它芯片。在很小的面积上有如此多管脚，以致布线困难，但尽量能不打孔就不打孔以免破坏信号阻抗回路。

5.4 数据解调实验

为测试滤波器的有效性和可行性，需要使用该硬件平台进行实验，实验装置由函数信号发生器、示波器、和硬件平台组成。

图20 FPGA时序控制和解调结果Chipscope查看

函数信号发生器可以以1 GS/s的采样速率工作，提供两个100 MHz带宽的通道。其内存大小为120 k，电压范围为20 mVp-p到10 Vp-p。示波器为采样速率为2 GS/s，带宽为350 MHz。实验中函数信号发生器产生的噪声信号Vn幅值为0.2 V，频率为10 MHz。

使用硬件实验平台产生激励信号Vs，激励信号Vs和加性噪声信号Vn分别应用在电容测量电路中。

由于图19中所示的电容测量电路是基于反相放大器的原理，所以它显示的采集信号与原始正弦波信号反相。由于有抗混叠滤波器的存在，示波器显示的采集信号中的噪声被抑制。

图19 示波器采集的信号

将平台输出的一路激励信号调节到A/D的量程范围内，将此信号直接接入测量电路进行测试。使用在线逻辑分析仪ChipScope实时观察AD转换后的数字化波形，如果出现波形失真则继续调节激励电压直到达到芯片测量范围。图20即为被在线逻辑分析仪Chipscope实时在线抓取的解调的信号状况，被抓取的信号q即为当前电压幅值所对应的解调结果，以十六进制显示。图20中下半部分的正弦波是模数转换器转换后的波形。可以看出为阶梯状，这是对模拟信号离散化造成的。利用激励信号产生标准的1 V、1.5 V、2 V、2.5 V、3 V正弦信号。解调结果如表5所示。

5.5 信噪比实验

为测试滤波器滤波精度能否达到成像的要求，需要测试平台的信噪比，一般情况下信噪比达到60 db以上才能实现成像。选取一个电极作为激励源，其他电极做测量端，经过C/V信号调理电路以及后续的放大、滤波电路后得到的结果如表6所示，可以看出，采样得到的电容值基本在模数转换芯片测量范围内。

表5 解调结果

使用带有屏蔽的传感器测量空气的电容值如表6所示。可以看出，数据分布成U型，而且两两相邻电极之间测得电容值较大，相距较远的电极测得电容值相差不大，这是因为空气的介电常数比较小，我们在测量时只是以空气作为标定，最终测得的时电容相对空气的变化量。

表6 计算的电容值

为了定量的评价测量平台的性能，引入信噪比(SNR)，各通道信噪比定义如下：

(18)

图21 空场和满场各通道信噪比

由图21中数据可看出，测量空气时，信噪比约为42 db，测量非导电物质时，信噪比约为61 db，满场时信噪比相对空场会高，这是由于满场时电容测量值比测量空气时的电容值大，而电路自身引入的噪声可以认为是固定的。测量500次，电容测量值标准差如图22所示，可得电容值最大标准差不到0.5 fF，说明测量平台测量结果具有准确性和真实性。

图22 电容标准差

5.6 静态实验

使用12电极传感器开展静态实验测试平台性能，硬件平台测得的传感器边界电压值后，通过串口将测量数据发送至个人电脑，利用MATLAB R2015a的编程实现LBP、Landweber、Tikhonov算法，将平台实际测量的数据代入图像重建算法，得到内部介质的介电常数分布图像，为测得更准确的电容值，将电容传感器外围包裹铜箔做屏蔽罩，成像结果表7所示。

表7 成像结果

图23 实验平台的静态成像

由表7中结果可知，滤波器滤波后的数据信噪比较好，硬件实验平台对于不同的流型均能得到较好的重建图像，从3种算法的成像结果均可以清楚的判断出空心亚克力管的位置。Landweber算法和Tikhonov算法的图像重建质量要比LBP算法好。

在ECT系统中，抗混叠滤波器响应时间是影响平台实时性的重要因素，滤波器在设计时主要关注截止频率和谐振系数，而另一个重要的参数，即动态响应的瞬态过程也很重要。通过研究电容层析成像系统中抗混叠滤波器的动态响应。特别是通过理论分析、仿真研究了抗混叠滤波器的阶跃响应，分别研究了谐振因子、元件参数和滤波器阶数对时延的影响。设计了四阶抗混叠滤波器。实验证明，四阶抗混叠滤波器具有较快的稳定时间和较短的响应时间。进行了硬件试验平台的搭建，引入差分式电容传感器、通道选择控制电路、激励信号生成电路、C/V信号条例电路、程控放大电路、AD/DA转换电路等。对搭建的测试平台进行了试验验证，分别试验了滤波器实时性测试、为了滤波器和其他电路的响应能匹配上，继续进行了持零开关试验、PCB信号完整性测试、信噪比试验和静态成像试验。同时，得出以下结论：

1)LPF的阶跃响应主要由其截止角频率和共振因子决定。

2)通过对元件参数的优化，可以减小LPF的延时。

3)与二阶低通滤波器相比，高阶滤波器可以提供较短的衰减时间，提高了测量速率。

4)FPGA需产生间歇式的正弦波，在过度时间内完成电路转换以匹配滤波器响应。

5)四阶滤波器引入后，测量平台具有较高信噪比，对不同流型进行成像试验，均取得良好效果。

猜你喜欢 正弦波谐振信噪比 一种中间电容谐振型级联双向DC-DC变换器电工技术学报(2022年20期)2022-10-29两种64排GE CT冠脉成像信噪比与剂量对比分析研究现代仪器与医疗(2022年1期)2022-04-19基于经验分布函数快速收敛的信噪比估计器北京理工大学学报(2021年12期)2022-01-13模块化LCC谐振变换器在光伏发电直流并网系统的应用能源工程(2021年5期)2021-11-20自跟踪接收机互相关法性能分析舰船电子对抗(2020年1期)2020-04-27基于深度学习的无人机数据链信噪比估计算法北京航空航天大学学报(2019年9期)2019-10-26采用BC5016S的纯正弦波逆变器设计及制作电子制作(2019年7期)2019-04-25体内植入式磁耦合谐振无线电能传输系统研究电子制作(2019年7期)2019-04-25超音频正弦波电子管放大器灯丝伺服电路的设计电子技术与软件工程(2018年7期)2018-02-25基于STM32的风力摆控制系统的设计中国新通信(2016年22期)2017-01-13

推荐访问:滤波器 性能 影响