[１６阶ＦＩＲ滤波器模型的设计]二阶带通滤波器设计
时间：2018-12-29 03:38:31 来源：雅意学习网 本文已影响 人 
摘 要： 在信息信号处理过程中，如对信号的过滤、检测、预测等，都要使用滤波器，数字滤波器是数字信号处理中使用最广泛的一种器件。本文提出了一种采用DSP Builder实现有限冲激响应滤波器的设计方案，并以一个16阶FIR数字滤波器的实现为例，设计并完成软硬件仿真与验证，结果表明，该方法简单易行，能满足设计要求。
关键词： 有限冲击响应滤波器 16阶FIR滤波器 DSPbuilder
1.引言
有限冲激响应（FIR）数字滤波器在数字通信系统中经常被用于实现各种功能电路，如低通滤波器，通带选择，抗混叠，抽取和内插等。特别在图像处理及数据传输等要求信道具有线性相位特性等方面，FIR数字滤波器比IIR数字滤波器更具优势。首先，FIR数字滤波器具有精密的线性相位，同时又可以具有任意的幅度特性。其次，FIR数字滤波器的单位抽样响应是有限长的，因而滤波器是稳定的。再次，只要经过一定的延时，任何非因果有限长代序列都能变成因果的有限长序列，因而总能用因果系统来实现。最后，FIR滤波器由于单位冲激响应是有限长的，因而可以用快速傅立叶变换算法来实现过滤信号，从而大大提高运算效率。
2.FIR滤波器原理
对于一个FIR滤波器系统，它的冲激响应总是有限长的，其系统函数可以记为：
式中，x（n）是输入采样；h（n）是滤波器系数；L是滤波器阶数；y（n）表示滤波器的输出序列。也可以用卷积来表示输出序列x（n）与y（n）的关系：
y（n）=x（n）h（n）
提供的滤波器设计的专门工具用Matlab箱――FDATool FIR仿真设计滤波器。满足要求的滤波器幅频特性如图1所示：
3. 16阶FIR滤波器模型设计
3.1 4阶FIR数字滤波器设计
16阶FIR数字滤波器可由4阶FIR数字滤波器构成。直接I型4FIR阶数字滤波器的原理如图2所示。
图中所示的是个直接I型的4阶FIR数字滤波器的结构，为了使该滤波器的调用更加方便，在xin输入后插入一个延迟单元，将3阶FIR数字滤波器演变为4阶，不过常数系数项h（0）恒为0。在通信应用中，FIR数字滤波器往往处理的是信号流，增加一个延迟单元不会影响FIR数字滤波器处理的结果，只是系统延迟增加了一个时钟周期。
根据上述分析，首先在DSP Builder中建立了一个4价FIR数字滤波器，作为一个子系统供后面的16阶FIR数字滤波器调用。4阶FIR数字滤波器内部结构如图3所示：
3.2直线I型16阶数字滤波器的设计
直接I型数字滤波器的设计模型如图4所示。为了组成一个直接的16阶数字滤波器，首先需要建立一个新的DSP Builder模型，复制4个4阶数字滤波器模型到新模型。复制后，按照图4所示结构图把它们连接起来，前一端的输出接口x4接后一级的x输入端口，并增加16个常数端口，作为FIR滤波器端口的输入端。把四个子系统的输入端口y连接起来，接入一个四输入端口加法器，得到FIR滤波器的输出yout。图4中的16个常数端口h1―h16统一设置的值为255，而实际中滤波器的系统是根据具体要求进行计算而确定的。在这里把参数设置为：-19，6，29，3，-45，-25，92，212，212，92，-25，-45，3，29，6，-19。
显然，一个线性调频信号通过FIR滤波器后幅度发生了变化，频率较高部分的幅度被衰减了。
4.结语
应用Matlab/DSP Builder可以对多种类型的电子线路模块进行系统建模、分析和硬件实现，且更适合于开发一些较为复杂的功能系统及高速算法模块的设计和实现。在进行数字滤波器的开发时，采用DSP Builder作为设计工具能加快进度。
参考文献：
［1］江国强.SOPC技术及应用.北京：机械工业出版社，2006.9.
［2］王诚，吴继华.AlteraFPGA/CPLD设计（基础篇）［M］.北京：人民邮电出版社，2005.
［3］吴继华，王诚.AlteraFPGA/CPLD设计（高级篇）［M］.北京：人民邮电出版社，2005.
［4］江国强.EDA技术及应用［M］.北京：电子工业出版社，2004.
本文为全文原貌 未安装PDF浏览器用户请先下载安装 原版全文
